发布日期：2026-11-09 09:42:34 一、什么是满阱容量
满阱容量，指的是单个像素的势阱（potential well）在达到饱和之前，所能容纳的最大光电子数量，单位通常记为 e⁻（电子）。
在半导体层面，一个像素就是一个光电二极管。光子打入硅材料后产生电子-空穴对，其中电子被势阱“困”在耗尽区里不断积累；曝光时间越长、光照越强，桶里的水（电子）就越多。当电子数量达到势阱能容纳的上限，像素就“满了”——这就是满阱。
一旦超过满阱，多余电荷无处可去，会溢出到相邻像素，造成信号饱和、图像出现亮条或平顶失真，这种现象叫开花（Blooming）。所以满阱容量不是越大越“赚”，而是一个与你的光强、曝光时间强相关的设计平衡点。
图1：像素势阱“装水”的全过程——(a) 空阱曝光刚开始；(b) 半满曝光进行中；(c) 满阱饱和后电子溢出（Blooming）。
二、满阱容量，和半导体的哪些特性有关
一句话总结：满阱容量的本质，是“能形成多大体积的耗尽区电荷存储”，它由像素的几何尺寸和半导体工艺共同决定。具体看几个关键因子：
1. 像素尺寸 / 感光面积
势阱的电荷存储体积，大致正比于像素面积。像素越大，能“挖”出的耗尽区越深越宽，满阱就越高；反之小像素满阱更低。但代价是：同一传感器面积下，大像素意味着像素数量更少，空间分辨率或光谱分辨率下降。
2. 势阱深度与像素电容
从电路角度看，满阱容量约等于像素电容乘以饱和电压：Q_fullwell = C × V_sat。其中电容 C 又正比于耗尽区体积（也就是像素面积）。所以“大像素 = 大电容 = 高满阱”是一条基本规律。
3. 耗尽区与光电二极管结构
耗尽区挖得越深、钉扎光电二极管（Pinned Photodiode）等结构用得越好，单位面积能存的电荷就越多。背照式（BSI）工艺让光线从背面入射，在不增大像素的前提下提高收集效率，也能改善有效满阱。
4. 像素架构：CCD 与 CMOS 的差异
传统 CCD 像素内没有晶体管，耗尽区可以做得更深，因此同尺寸下单位面积满阱通常高于前照式 CMOS；而 CMOS 每个像素都带着放大与寻址晶体管，挤占了感光与势阱空间，满阱相对偏低。不过，现代背照式 CMOS 与 sCMOS 已经大幅缩小了这一差距。
5. 工艺节点与抗溢出结构
制程越先进、像素做得越小，满阱往往越低（但像素密度更高）。此外，为了抑制开花，很多传感器会加入抗溢出（anti-blooming）结构，这相当于给桶开了一个溢流口——它会主动牺牲一部分满阱容量，来防止电荷串扰到邻居像素。
图2：满阱容量的物理来源——像素越大、电容越大、阱越深；典型满阱容量随像素尺寸递增（示意值）。
满阱容量到底怎样影响我们的检测结果？在评估、选购传感器时，又该为高满阱还是低满阱买单？下一篇《满阱容量（下篇）》我们将结合拉曼与 SD-OCT 两类光谱仪的真实场景，给出一份实用选型指南。
—— 本篇由 鉴知 技术团队 供稿 · 关注「鉴知」，下篇不迷路 ——
